เวสเทิร์น ดิจิตอล มอบนวัตกรรมใหม่ในการขับเคลื่อนอินเตอร์เฟสมาตรฐานเปิดและ การพัฒนาการประมวลผล RISC-V

บริษัทประกาศแผนโอเพ่นซอร์ส RISC-V SweRV Core™ ใหม่

เพื่อเร่งการพัฒนาสถาปัตยกรรมการประมวลผลจากส่วนกลางไปยังอุปกรณ์ปลายทาง

เวสเทิร์น ดิจิตอล คอร์ปอเรชั่น (NASDAQ: WDC) ประกาศเปิดตัวสามนวัตกรรมโอเพ่นซอร์ส (open source) รูปแบบใหม่ที่ออกแบบมาเพื่อรองรับการพัฒนา RISC-V ที่งานRISC-V Summitภายในของเวสเทิร์น ดิจิตอล และระบบนิเวศ RISC-V ที่กำลังเพิ่มมากขึ้นที่งาน RISC-V Summit ในคำปราศรัยสำคัญของ นายมาร์ติน ฟิงค์ ประธานเจ้าหน้าที่ฝ่ายเทคโนโลยีของเวสเทิร์น ดิจิตอล กล่าวถึงการเปิดตัวแผนการประมวลผลส่วนกลาง RISC-V โอเพ่นซอร์สใหม่ ซึ่งเป็นมาตรฐานเปิดสำหรับหน่วยความจำแบบแคชที่เชื่อมต่อเครือข่ายและเครื่องจำลองชุดคำสั่ง RISC-V แบบโอเพ่นซอร์ส นวัตกรรมเหล่านี้คาดว่าจะช่วยเร่งการพัฒนาสถาปัตยกรรมการประมวลผลแบบเปิดใหม่เพื่อรองรับสภาพแวดล้อมสำหรับข้อมูลขนาดใหญ่หรือบิ๊กดาต้า (Big Data) และข้อมูลที่รวดเร็วหรือฟาสท์ดาต้า (Fast Data) เวสเทิร์น ดิจิตอล มีบทบาทอย่างมากในการช่วยพัฒนาระบบนิเวศของ RISC-V ซึ่งรวมถึงการลงทุนเชิงกลยุทธ์และความร่วมมือต่างๆ ที่เกี่ยวข้องและแสดงให้เห็นถึงความก้าวหน้าในการบรรลุเป้าหมายที่กำหนดไว้ในการเปลี่ยนการประมวลผลส่วนกลางของบริษัทฯ 1 พันล้านชุดให้เป็นสถาปัตยกรรม RISC-V

“ในขณะที่บิ๊กดาต้าและฟาสท์ดาต้ายังขยายตัวต่อไป เทคโนโลยีที่สร้างขึ้นโดยเฉพาะมีความจำเป็น แสดงให้เห็นถึงคุณค่าที่แท้จริงของข้อมูลผ่านการใช้งาน ผ่านการนำข้อมูลมาประยุกต์ใช้ที่หลากหลายในปัจจุบัน" นายฟิงค์ กล่าว "SweRV Core และการริเริ่มใช้การเชื่อมต่อกันของหน่วยประมวลผลให้มีความสอดคล้องของข้อมูลในแคชนี้ แสดงให้เห็นถึงความเป็นไปได้ในการนำพลังการประมวลผลให้เข้าถึงกับข้อมูลมากขึ้น การมีส่วนร่วมตามแผนดังกล่าวต่อชุมชนโอเพ่นซอร์สและการริเริ่ม RISC-V อย่างต่อเนื่อง ช่วยมอบศักยภาพที่น่าตื่นเต้นในการเร่งสร้างสรรค์สิ่งใหม่ๆ ร่วมกันและการค้นพบการขับเคลื่อนด้วยข้อมูล"

RISC-V คือสถาปัตยกรรมชุดคำสั่งแบบเปิดและมีความยืดหยุ่นที่ตอบสนองต่อการใช้งานที่มีความหลากหลายของข้อมูลขนาดใหญ่หรือบิ๊กดาต้า (Big Data) และข้อมูลที่รวดเร็วหรือฟาสท์ดาต้า (Fast Data) รวมถึงการขยายตัวของปริมาณงานในศูนย์ข้อมูลคลาวด์ส่วนกลางและในระบบระยะไกลและระบบเคลื่อนที่ที่ปลายขอบเครือข่าย เป็นทางเลือกให้กับสถาปัตยกรรมการประมวลผลเพื่อการใช้งานทั่วไป ด้วย RISC-V สามารถใช้อินเตอร์เฟสมาตรฐานแบบเปิดสามารถตอบสนองการใช้งานการประมวลผลเฉพาะทาง โซลูชันหน่วยความจำส่วนกลาง การจัดเก็บข้อมูลเฉพาะและการใช้งานการเชื่อมต่อเครือข่ายที่สอดคล้องตามข้อมูลได้อย่างมีประสิทธิภาพ

เวสเทิร์น ดิจิตอล กำลังวางแผนโอเพ่นซอร์ส RISC-V SweRV Core ใหม่ ซึ่งใช้วิธีการออกแบบซูเปอร์สเกลาร์ (superscalar) RISC-V SweRV Core ของเวสเทิร์น ดิจิตอล แบบ 32 บิตและการทำงานแบบสายท่อ (pipeline) ทั้งหมด 9 ชั้น ซึ่งช่วยให้สามารถโหลดคำสั่งต่างๆ พร้อมกันในทีเดียวและลดเวลาในการเรียกใช้โปรแกรม เป็นแกนหลักที่มีขนาดกะทัดรัดและมีประสิทธิภาพประมวลผล 4.9 CoreMark/Mhz1 การออกแบบที่ประหยัดพลังงานให้ความเร็ว 1.8Ghz1 ด้วยเทคโนโลยีการผลิตซีมอส (CMOS) 28 มม. บริษัทฯ มีแผนที่จะใช้ SweRV Core ในการออกแบบฝังภายในต่างๆ รวมไปถึงแฟลชคอนโทรลเลอร์ (flash controller) และโซลิดสเตทไดรฟ์ (SSD) โอเพ่นซอร์ส คอร์นี้คาดว่าจะผลักดันการพัฒนาการใช้งานที่ใช้นำข้อมูลมาประยุกต์ใช้ใหม่ เช่น อินเทอร์เน็ตของสรรพสิ่ง (Internet of Things: IoT) การประมวลผลความปลอดภัย การควบคุมอุตสาหกรรมและอื่นๆ

OmniXtend™ ของเวสเทิร์น ดิจิตอล เป็นวิธีการเปิดแบบใหม่ในการให้หน่วยความจำแคช (cache) เชื่อมโยงกันบนอีเธอร์เน็ตเฟบริก (Ethernet Fabric) สถาปัตยกรรมระบบหน่วยความจำนี้เป็นศูนย์กลางสำหรับการเชื่อมต่อมาตรฐานแบบเปิดสำหรับการเข้าถึงและใช้ข้อมูลร่วมกันระหว่างการประมวลผลที่เร่งการเรียนรู้ด้วยเครื่อง GPUs FPGAs และส่วนประกอบอื่นๆ เป็นทางออกที่เปิดสำหรับการติดตั้งหน่วยความจำแบบถาวรให้แก่การประมวลผลและสนับสนุนศักยภาพของโครงสร้างประสิทธิภาพสูงในอนาคตที่เชื่อมต่อกับหน่วยคำนวณ หน่วยจัดเก็บ หน่วยความจำและส่วนประกอบ I/O

เวสเทิร์น ดิจิตอล ยังเปิดตัวซอฟต์แวร์ SweRV Set Simulation (ISS)™ ในวันนี้อีกด้วย ซึ่งให้บริการทดสอบเต็มรูปแบบสำหรับใช้กับคอร์ RISC-V ISS คือโปรแกรมคอมพิวเตอร์ที่จำลองการปฏิบัติของการแนะนำของตัวประมวลผล ช่วยให้สามารถสร้างโมเดลภายนอกได้เช่น การรบกวนและข้อผิดพลาดบัส (bus error) และยังมั่นใจได้ว่าคอร์ RISC-V ทำงานได้อย่างถูกต้อง ทางบริษัทใช้ SweRV ISS ในการจำลองและตรวจสอบ SweRV Core อย่างเข้มงวดโดยใช้คำสั่งมากกว่า 10 พันล้านคำ เวสเทิร์น ดิจิตอล คาดว่าทั้ง SweRV Core และ SweRV ISS จะช่วยเร่งอุตสาหกรรมไปสู่สถาปัตยกรรมชุดคำสั่งแบบโอเพ่นซอร์ส

“ความเร็ว การป้อนและกระบวนการคำนวณไม่ได้เป็นสูตรที่ประสบความสำเร็จในการประมวลผลที่ขอบและปลายทาง สถาปัตยกรรมแบบกำหนดค่าจะเหมาะสมกว่าเพื่อตอบสนองความต้องการของปริมาณงานที่หนักและมีเวิร์กโหลดการใช้งานที่หลากหลาย โดยเฉพาะอย่างยิ่งสำหรับผู้ที่ขับเคลื่อนด้วยปัญญาประดิษฐ์และอินเทอร์เน็ตของสรรพสิ่ง” Mario Morales รองประธานโครงการ การเปิดใช้เทคโนโลยีและเซมิคอนดักเตอร์ของ IDC กล่าว “ประสิทธิภาพการใช้พลังงาน ความสามารถในการกำหนดค่าและพลังงานต่ำจะกลายเป็นตัววัดที่สำคัญสำหรับสถาปัตยกรรมการประมวลผลที่ขอบและปลายทาง”

ความพร้อมในการใช้งานและแหล่งข้อมูล

สถาปัตยกรรม SweRV ISS และ OmniXtend ของ เวสเทิร์น ดิจิตอล พร้อมให้ดาวน์โหลดได้แล้วตามลิงค์ต่อไปนี้

· OmniXtend: https://github.com/westerndigitalcorporation/omnixtend

· SweRV ISS: https://github.com/westerndigitalcorporation/swerv-ISS

SweRV Core ของเวสเทิร์น ดิจิตอลจะวางจำหน่ายในช่วงไตรมาสที่ 1 ปี 2019 ตามปฏิทิน สำหรับข้อมูลเพิ่มเติมโปรดเยี่ยมชมได้ที่ https://www.westerndigital.com/company/innovations#risc-v.